전가산기

module fadder(
    input A,
    input B,
    input Cin,
    output S,
    output Cout
    );
    
    wire s0, co0, co1;
    
    half_adder ha0(
    .A(A),
    .B(B),
    .S(s0),    
    .C(co0)
    );

    half_adder ha1(
    .A(s0),
    .B(Cin),
    .S(S),
    .C(co1)
    );    
    
    or u0(Cout, co0, co1);
       
endmodule

Half Adder 모듈을 생성하고 인스턴스화하여 Full Adder를 구현했습니다.

• 포스 클록
  
  

• 시뮬레이션 결과